고적층 낸드가 주류…반도체업계, ‘공정 혁신’ 사활

고적층 낸드, 올해 시장 절반 이상기존 식각 비용 높고 효율 떨어져삼성·SK, 차세대 공정 개발 박차

[뉴스토마토 이명신 기자]  인공지능(AI) 인프라의 추론 중요성이 커지면서, 올해 낸드플래시 시장은 200단 이상의 고적층 낸드가 주류가 될 것으로 평가됩니다. 낸드플래시의 적층 경쟁이 심화될 것으로 예상되는 가운데, 업계는 고적층 낸드의 제조 비용을 낮추고 생산 효율을 높이기 위한 공정 혁신에 집중하고 있습니다.

 

SK하이닉스의 쿼드레벨셀(QLC) 낸드플래시 제품. (사진=SK하이닉스)

 

24일 업계에 따르면 올해 200~300단대 낸드 출하 비중은 전체 낸드 중 절반 이상이 될 것으로 예상됩니다. 특히 올해 하반기 들어 200단대 낸드는 전체의 60%가량을 차지할 것으로 업계는 내다봤습니다. 낸드플래시가 단순 보조장치를 넘어 AI의 추론 성능을 뒷받침하는 핵심 인프라로 떠오른 덕분입니다.

 

낸드는 적층 수가 늘어날수록 작은 칩에서도 고용량의 데이터 저장 공간을 활용할 수 있어 추론 성능을 높일 수 있습니다. 이에 기업용 SSD(eSSD)의 출하량이 급증하면서 낸드플래시의 가격도 가파르게 오르는 추세입니다. 시장조사업체 트렌드포스는 올해 1분기 낸드플래시의 가격이 55~60% 상승할 것으로 전망했습니다.

 

이에 업계는 고적층 3D 낸드를 안정적으로 생산하기 위한 차세대 공정 기술 개발에 박차를 가하고 있습니다. 3D 낸드를 만들려면 메모리 셀을 수직으로 쌓아 올리기 위해 각 층을 연결하는 구멍(채널 홀)을 뚫어야 합니다. 특히 적층 수가 높아질수록 고종횡비(HARC) 구조가 만들어지는데, 채널 홀을 깊게 뚫기 위한 식각 기술의 중요도가 커지고 있습니다.

 

다만 HARC 식각 공정은 고난도 기술이 요구되고, 한 번의 식각 공정으로 전체 층에 채널 홀을 뚫는 것은 불가능에 가깝습니다. 이에 업계는 식각 공정을 2~3번에 걸쳐 진행한 후, 본딩 공정을 통해 연결하는 방식을 채택하고 있습니다. 낸드 생산의 안정성을 높이기 위한 과정이지만, 제조 비용이 높고 생산 효율이 떨어지는 한계가 존재합니다.

 

이에 업계는 공정 혁신을 통해 생산 효율 끌어올리는 데에 집중하고 있습니다. SK하이닉스는 한 번에 HARC 식각을 진행하는 ‘올 인 플러그(AIP)’ 기술을 개발 중이며, 삼성전자도 HARC 식각 공정 수를 줄이기 위한 차세대 기술을 개발 중입니다. 이를 통해 비용을 절감하고 생산 효율을 더 끌어올린다는 전략입니다. 업계에 따르면 400단대 낸드부터 차세대 공정이 적용될 것으로 알려졌습니다.

 

이성훈 SK하이닉스 연구개발(R&D) 공정 담당 부사장은 지난 11일 ‘세미콘 코리아 2026’에서 “고적층 낸드의 가장 큰 문제점 중 하나가 코스트(제조 비용)의 증가인데, 그 주범이 바로 HARC 식각 공정”이라며 “증가하는 비용을 억제하기 위해 HARC 공정들을 합쳐서 어떻게 한 번에 구현할 수 있을지를 고민하고 있다”고 밝히기도 했습니다.

 

업계 관계자는 “올해는 QLC(쿼드레벨셀)·고적층 낸드플래시의 시장점유율이 더 늘어날 것”이라며 “당장 캐파(생산능력)을 늘리는 것은 한계가 있기 때문에, 효율적인 생산을 위해 공정 효율화에 노력을 기울이고 있다”고 했습니다.

 

이명신 기자 [e-mail]

이 기사는 뉴스토마토 보도준칙 및 윤리강령에 따라 오승훈 산업1부장이 최종 확인·수정했습니다.